## LIQUID CRYSTAL DISPLAY DEVICE

Patent Number:

JP7072454

Publication date:

1995-03-17

Inventor(s):

HOSHINO MASAFUMI; others: 03

Applicant(s):

SEIKO INSTR INC

Requested Patent:

Application Number: JP19930269170 19931027

Priority Number(s):

IPC Classification:

G02F1/133; G09G3/36

EC Classification:

Equivalents:

JP3181771B2



PURPOSE:To provide a practical and efficient driving method suitable for simultaneous selection of plural lines of a simple matrix type liquid crystal panel.

CONSTITUTION: This device is provided with a matrix panel 1, a common driver 2 and a segment driver 3, a liquid crystal layer is interposed between a row-shaped scanning electrode group 4 and a column-shaped signal electrode group 5, composed of a frame memory 6, an orthogonal signal generating means 7, a product sum arithmetic means 8 and a synchronizing means 9 and a frame memory 6 holds the inputted dot data for every frame. The orthogonal signal generating means 7 generates plural orthogonal signals having the mutually orthogonal relation, and these are successively supplied to the common driver 2 with a suitably combined combination pattern and the scanning electrode group 4 is selected/driven with a prescribed sequence complied with the combined pattern. The product sum arithmetic means 8 performs the product sum operation between the set of dot data and the set of an orthogonal signal, the result is supplied to the segment driver 3 and the signal electrode group 5 is driven. By repeating the set sequential scanning plural numbers of times at one cycle, the desired image display is performed. At this time, by the transversal shift and the longitudinal shift of the orthogonal signal, the displayed picture quality is improved.



### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平7-72454

(43)公開日 平成7年(1995)3月17日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 2 F 1/133 5 4 5

575

G 0 9 G 3/36

### 審査請求 未請求 請求項の数10 OL (全 29 頁)

(21)出願番号	特願平5-269170
(22)出願日	平成5年(1993)10月27日
(31)優先権主張番号	特顧平4-344246
(32)優先日	平4 (1992)12月24日
(33)優先権主張国	日本(JP)
(31)優先権主張番号	特願平5-65760
(32)優先日	平5 (1993) 3 月24日
(33)優先権主張国	日本 (JP)
(31)優先権主張番号	特願平5-65761
(32)優先日	平 5 (1993) 3 月24日

セイコー電子工業株式会社 東京都江東区亀戸6丁目31番1号 (72)発明者 星野 雅文 東京都江東区亀戸6丁目31番1号 セイコ 一電子工業株式会社内 (72)発明者 千本松 茂 東京都江東区亀戸6丁目31番1号 セイコ 一電子工業株式会社内 (72)発明者 男庭 啓友 東京都江東区亀戸6丁目31番1号 セイコ

一電子工業株式会社内

日本 (JP) (74)代理人 弁理士 林 敬之助

(71)出願人 000002325

最終頁に続く


### (54) 【発明の名称】 液晶表示装置

### (57)【要約】

(33)優先権主張国

【目的】 単純マトリクス型液晶パネルの複数ライン同 時選択に適した実用的且つ効率的な駆動方法を提供す

【構成】 液晶表示装置はマトリクスパネル1とコモン ドライバ2とセグメントドライバ3を備えて、行状の走 査電極群4と列状の信号電極群5との間に液晶層を介在 させ、フレームメモリ6と直交信号発生手段7と積和演 算手段8と同期手段9を含む構造であり、フレームメモ リ6は入力されたドットデータをフレーム毎に保持す る。直交信号発生手段7は互いに直交関係にある複数の 直交信号を発生し、これを逐次適当な組み合わせパタン でコモンドライバ2に供給し、この組み合わせパタンに 応じて走査電極群4を所定の組順次で選択駆動する。積 和演算手段8はドットデータの組と直交信号の組との間 で積和演算を行ないその結果をセグメントドライバ3に 供給して信号電極群5の駆動を行なう。かかる構造によ り1 サイクルで組順次走査を複数回繰り返す事により所 望の画像表示行なう。この際直交信号の横ずらし及び縦 ずらしを行なう事により表示画質を改善できる。



### 【特許請求の範囲】

【請求項1】 行状の走査電極群と列状の信号電極群と の間に液晶層を介在してなるマトリクスパネルと、走査 電極群を駆動するコモンドライバと、信号電極群を駆動 するセグメントドライバとを備えた液晶表示装置におい て

入力されたドットデータをフレーム毎に保持するフレー ムメモリと、

互いに直交関係にある複数の直交信号を発生し、これを タンを構成し、前記組み合わせパタン逐次適当な組み合わせパタンでコモンドライバに供給 10 走査毎に繰り返されるものであって、し、この組み合わせパタンに応じて走査電極群を所定の 前記1フレーム走査において、当該組順次で選択駆動する為の直交信号発生手段と、 群の各走査信号の組み合わせパタン

フレームメモリから逐次読み出されるドットデータの組 と直交信号発生手段から転送される直交信号の組との間 で積和演算を行ない、その結果をセグメントドライバに 供給して信号電極群の駆動を行なう為の積和演算手段 と.

フレームメモリからのドットデータ読み出しタイミング と直交信号発生手段からの信号転送タイミングを互いに 同期させ、1サイクルで組順次走査を複数回繰り返す為 20 の同期手段とを含む事を特徴とする液晶表示装置。

【請求項2】 前記直交信号発生手段は、組順次の選択 駆動に応じて該複数の直交信号の位相を横ずらしさせ適 当な組み合わせパタンを作成する手段を備えた事を特徴 とする請求項1記載の液晶表示装置。

【請求項3】 前記直交信号発生手段は、組順次走査の サイクル毎に該複数の直交信号の配列を縦ずらし又は入 れ替えさせ適当な組み合わせパタンを作成する手段を備 えた事を特徴とする請求項1記載の液晶表示装置。

【請求項4】 行状の走査電極群と列状の信号電極群と 30 の間に液晶層を介在してなるマトリクスパネルをドットデータに基きコモンドライバ及びセグメントドライバを介して駆動する場合、直交信号の組を逐次コモンドライバに供給し走査電極群を所定のライン数毎に組順次で選択駆動するとともに、ドットデータの組と直交信号の組の積和演算により得られた積和信号をセグメントドライバに供給し組順次走査に同期して信号電極群を駆動する複数ライン同時駆動方法において、

組毎に同時選択される走査電極のライン数を最適化して セグメントドライバの耐圧とコモンドライバの耐圧との 40 間の均衡を図る事を特徴とする複数ライン同時駆動方 注

【請求項5】 走査電極群の全ライン数をNとすると、各組に含まれる走査電極のライン数nをNの平方根の近傍に設定する事を特徴とする請求項5記載の複数ライン同時駆動方法。

【請求項6】 多数の走査電極と多数の信号電極との間 に液晶を介在してなる液晶パネルの駆動方法において、 複数の走査電極からなる走査電極群を一括して同時に選 2

択し、前記複数の各走査電極に走査信号を供給し、前記 走査信号と同期して前記信号電極にデータ信号を供給 し、前記走査電極群を順次走査してフレーム走査を行な うとともに、

前記走査電極群が選択された時の各走査電極に与えられる走査信号は、複数の電圧レベルを持ち、

前記複数電圧レベルの一つが割り当てられた各走査電極 の各走査信号は、前記走査電極群において組み合わせパ タンを構成し、前記組み合わせパタンは複数のフレーム 大本気に繰り下されるようのです。で

前記1フレーム走査において、当該選択された走査電極 群の各走査信号の組み合わせパタンと、次に選択される 走査電極群の組み合わせパタンとが、異なる事を特徴と する液晶パネルの駆動方法。

【請求項7】 多数の走査電極と多数の信号電極との間 に液晶を介在してなる液晶パネルの駆動方法において、

複数の走査電極からなる走査電極群を一括して同時に選択し、前記複数の各走査電極に走査信号を供給し、前記 走査信号と同期して前記信号電極にデータ信号を供給 し、前記走査電極群を順次走査してフレーム走査を行な うとともに、

前記走査電極群が選択された時の各走査電極に与えられる走査信号が複数の電圧レベルを持ち、

前記複数電圧レベルの一つが割り当てられた各走査電極 の各走査信号は、前記走査電極群において組み合わせパ タンを構成し、前記組み合わせパタンは複数のフレーム 走査毎に繰り返されるものであって、

前記フレーム走査において、当該選択された走査電極群 の各走査信号の組み合わせパタンと、次のフレーム又は 複数回数後のフレームでの走査電極群の組み合わせパタ ンとが、異なる事を特徴とする液晶パネルの駆動方法。

【請求項8】 多数(N本)の走査電極と多数の信号電極との間に液晶を介在してなる液晶パネルの駆動方法において。

複数 (L本) の走査電極からなる走査電極群を一括して 同時に選択し、前記複数の各走査電極に走査信号を供給 し、前記走査信号と同期して前記信号電極にデータ信号 を供給し、前記走査電極群を順次走査してフレーム走査 を行なうとともに、

40 前記走査電極群が選択された時の各走査電極に与えられる走査信号は、複数の電圧レベルを持ち、

前記複数電圧レベルの一つが割り当てられた各走査電極 の各走査信号は、前記走査電極群において直交した組み 合わせパタンを構成し、前記組み合わせパタンは複数の フレーム走査毎に繰り返され、

前記信号電極には、走査信号 $F_1$ (t)と表示データ $I_1$ 」から次の数式によって計算されるデータ信号電圧 $G_1$ (t)が印加され、

【数1】

 $G_{j}^{-}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}^{-}(t) + \frac{1}{\sqrt{N}} \sum_{i=1}^{N/L} V_{(N+1)j} F_{k}^{-}(t)$ 

ここで、 V(1+1); は、 L本毎に加えられる仮想ラインの データであり次の数式によって計算され、

$$V_{(L+1)j} = \left(\frac{L}{\sqrt{N}} - (N - \sum_{n=1}^{N} |^2 m j)\right)^{1/2}$$

の走査電極の選択毎に仮想ラインのデータを等分割して 加える事を特徴とする液晶パネルの駆動方法。

【請求項9】 多数 (N本) の走査電極と多数の信号電 極との間に液晶を介在してなる液晶パネルの駆動方法に おいて、

複数 (L本) の走査電極からなる走査電極群を一括して 同時に選択し、前記複数の各走査電極に走査信号を供給\* \*し、前記走査信号と同期して前記信号電極にデータ信号 を供給し、前記走査電極群を順次走査してフレーム走査 を行なうとともに、

前記走査電極群が選択された時の各走査電極に与えられ る走査信号は、複数の電圧レベルを持ち、

前記複数電圧レベルの一つが割り当てられた各走査電極 N+1本目に加えられるべき仮想ラインのデータをL本 10 の各走査信号は、前記走査電極群において直交した組み 合わせバタンを構成し、前記組み合わせパタンは複数の フレーム走査毎に繰り返され、

> 前記信号電極には、走査信号Fi(t)と表示データI ı」から次の数式によって計算されるデータ信号電圧G」 (t)が印加され、

### 【数3】

$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{kj} F_{k}(t)$$

ここで、Vijは、L本毎に加えられる仮想ラインのデー 夕であり次の数式によって計算され、

$$V_{kj} = (L - \sum_{i=1}^{N} i^2 (k * L + m)_j)^{1/2}$$
  $k = i / L$ 

L+1本目に加えられるべき仮想ラインのデータをL本 の走査電極の選択毎にし本分のデータから計算して加え る事を特徴とする液晶パネルの駆動方法。

【請求項10】 多数 (N本) の走査電極と多数の信号 において、

複数(L本)の走査電極からなる走査電極群を一括して 同時に選択し、前記複数の各走査電極に走査信号を供給 し、前記走査信号と同期して前記信号電極にデータ信号 を供給し、前記走査電極群を順次走査してフレーム走査 を行なうとともに、

★前記走査電極群が選択された時の各走査電極に与えられ る走査信号は、複数の電圧レベルを持ち、

前記複数電圧レベルの一つが割り当てられた各走査電極 の各走査信号は、前記走査電極群において直交した組み **電極との間に液晶を介在してなる液晶パネルの駆動方法 30 合わせパタンを構成し、前記組み合わせパタンは複数の** フレーム走査毎に繰り返され、

> 前記信号電極には、走査信号Fi(t)と表示データI 」、から次の数式によって計算されるデータ信号電圧G」 (t)が印加され、

$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{(k-k)j} F_{k}(t)$$

ここで、V<sub>11</sub>は、L本毎に加えられる仮想ラインのデー 40☆【数 6】 夕であり次の数式によって計算され、

$$V_{kj} = (L - \sum_{m=1}^{L} i^2 (k * L + m)_j)^{1/2}$$
  $k = i/L$ 

L+1本目に加えられるべき仮想ラインのデータをL本 の走査電極の選択毎にA回前に選択されたL本分のデー 夕から計算して加える事を特徴とする液晶パネルの駆動 方法(ここで、Aは一桁の整数)。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置に関する。 より詳しくは、STN液晶等を用いた単純マトリクスパ ネルの駆動方式に関する。さらに詳しくは、複数ライン 同時選択方式に適した駆動方法に関する。

[0002]

【従来の技術】液晶表示装置は小型、軽量、薄型、低消

費電力を特徴としており、他の表示装置と比べて優位性 がある為近年実用化が強力に進められている。液晶表示 装置は大きくアクティブマトリクス型と単純マトリクス 型に分けられる。前者は各画素毎に薄膜トランジスタ等 の三端子素子あるいはMIM等の二端子素子を付けて液 晶を駆動する方式であり、画案の分割数が増えてもスタ ティック駆動と変わらないコントラストが得られる。し かしながら、各画素毎に薄膜半導体素子を形成する為構 造が複雑になり大面積化する程製造コストが高くなる。 これに対して、後者は行状の走査電極と列状の信号電極 10 間にTN液晶やSTN液晶を保持したものであり、製造 コストが比較的低いという利点がある。しかしながら、 電圧平均化法により時分割駆動を行なう為、分割数が多 くなるとON時とOFF時の実効値の差が小さくなりコ ントラストが低下してくる。

【0003】参考の為、単純マトリクス型液晶表示装置 の駆動法として従来より採用されている電圧平均化法に ついて簡潔に説明する。この方法は各走査電極を順次1 本ずつ選択し、選択されるタイミングに合わせて全信号 電極にON/OFFに相当するデータ信号を与えるもの 20 である。その結果、各画素に印加される電圧は、全走査 電極 (N本) を選択する1フレーム期間の中で1回 (1 /N分の時間) 高い印加電圧となり、残りの時間 ((N -1) /N分) は一定のパイアス電圧となる。使用され る液晶材料の応答速度が遅い場合には、1フレーム期間 における印加電圧波形の実効値に応じた輝度の変化が得 られる。しかしながら、分割数を大きくとりフレーム周 波数が下がると、1フレーム期間と液晶の応答時間との 差が小さくなり、液晶は印加されるパルス毎に応答しフ レーム広答現象と呼ばれる輝度のちらつきが現われコン 30 トラストが低下する。図15はこのフレーム応答現象を 示すグラフであり、走査電極が選択された時に透過率が 上昇し、その後の非選択期間では透過率が減少してしま

【0004】電圧平均化法におけるフレーム応答現象の 問題に対処する方策として、高電圧パルスの幅を狭めた 「高周波数化」と、高電圧パルスとパイアス電圧の電位 差を小さくする「パイアスレベル最適化」が提案されて いる。図16は高周波数化を行なった場合の透過率変化 を示したグラフである。図15のグラフに比べ、パルス 40 幅を縮小した分フレーム周波数が上がる。選択時の高電 圧パルスが短い周期で印加される為に透過率が下がりき らないうちに次の高電圧パルスが供給され全体の透過率 が上昇する。しかしながら、この高周波数化方式には限 界があり、印加波形の歪の増大によって画像の均一性を 著しく損なう。

【0005】一方、図17はパイアスレベル最適化を行 なった場合における透過率の変化を示したグラフであ る。非選択期間のパイアス電圧レベルを大きくする事に

5のグラフに比べ非選択時の透過率の低下が減少してい る。しかしながら、このパイアスレベル最適化方式にも 限界があり、パイアスレベルの変更はON/OFFの電 圧比を低下させコントラストの悪化を伴なう。

【0006】こうした電圧平均化法の問題点に対し、矛 盾のない解決策として「複数ライン同時選択法(Multipl e Line Selection)」が提案されている。例えば、SI D1992においてオプトレックス社により報告がある (SID '92 DIGEST pp232-235,1992)。又、これと類似す る方式として米国イン・フォーカス・システムズ社が 「全ライン同時選択法(Active Addressing Method)」 を発表している(SID'92DIGEST pp228-231,1992)。これ らの同時選択法は高周波数化の原理に基くが、従来の1 ライン毎の選択ではなく、複数ラインを同時に選択する 事によって、見掛け上高周波数化と同等の効果を得るも のである。1ライン毎の選択ではなく複数のラインを同 時に選択するので、任意の表示を得る為には工夫が必要 になる。即ち、元の画像信号を演算処理して信号電極に 供給する必要がある。その基本的な演算方法は、T. N. Ruckmongathanが1988年に発表している(1988 IDR C, pp80-85, 1988) .

【0007】さらに上述した複数ライン同時選択法と組 み合わせ可能な「単純マトリクスのパルス電圧変調によ る階調方法 (Pulse-Height Modulation(PHM) Gray Shad ingMethods for Passive Matrix)」が提案されてい る。例えば、JAPAN DISPLAY 1992において米国イン・フ ォーカス・システムズ社により報告がある(JAPAN DISP LAY 1992-69)。このパルス電圧変調階調方法では、現実 の複数走査ラインに加えて仮想の走査ラインを設けてい る。仮想ラインに位置する画素に対して仮想の表示デー タが与えられる。この仮想データは、現実の画素に与え られる表示データ(ドットデータ)に基いて演算され る。一方、各信号ラインに供給する信号波形は、上述し た複数ライン同時選択法に従い現実の表示データ及び仮 想表示データを演算処理して求められる。この様に仮想 ラインを設ける事により、各画素に対して表示データに 応じた正しい実効電圧が印加される。換言すると、仮想 ラインは表示データに応じた正しい実効電圧を印加する 為に調整用として設けられたものであり、実際の液晶パ ネル電極構成に含まれるものではない。

[0008]

【発明が解決しようとする課題】ところで上述した複数 ライン同時選択法を単純マトリクス型液晶パネルの駆動 に適用する為、実用的且つ効率的な回路構成を具体化す る事が課題となっている。そこで、本発明は複数ライン 同時選択法に適した駆動回路構成を提供する事を第一目 的とする。

【0009】複数ライン同時選択法は、行状の走査電極 群と列状の信号電極群との間に液晶層を介在してなるマ より選択時と非選択時の実効値の差が小さくなり、図1 50 トリクスパネルをドットデータに基きコモンドライバ及 びセグメントドライバを介して駆動する場合、直交信号の組を逐次コモンドライバに供給し走査電極群を所定のライン数毎に組順次で選択駆動するとともに、ドットデータの組と直交信号の組の積和演算により得られた積和信号をセグメントドライバに供給し組順次走査に同期して信号電極群を駆動するものである。コモンドライバは 所定の電圧レベルを有する直交信号の組を走査信号として走査電板に印加する。セグメントドライバは表示バタンを表わすドットデータに応じて変動する電圧レベルを有する積和信号を受け入れ、これをデータ信号として信 10号電極に供給する。この際、ハードウェア構成上の利点及びドライバ用IC部品の共通化を図る上で、コモンドライバとセグメントドライバとの間で耐圧の均衡をとる事が課題となっている。そこで本発明はかかる耐圧の均衡を図る事を第二目的とする。

【0010】複数ライン同時選択法では、走査電極群に 印加される直交信号はどの様な波形でも基本的には良い が、同時選択したラインを全て同一極性の電圧パルスで 走査する場合が必ず半サイクルの中に1回生じる。一方 各信号電極線に印加されるデータ信号波形は、前述した 総にドットデータの組と直交信号の組の積和演算により 求められる。従って、ドットデータが任意の表示パタンであれば非選択期間のパイアス電圧は半サイクル中任意 に加わる事になるが、表示パタンが全点灯又は全消灯の場合、非選択期間のパイアス電圧は同時選択したライン が全て同一極性の電圧パルスで走査する期間に集中して 加わる事になる。この為光学応答にむらが発生し表示パタンに依存してコントラストに差が出るという課題がある。そこで、本発明はかかる表示パタンに依存する光学 広答のむらを改善する事を第三目的とする。 30

【0011】複数ライン同時選択法においては走査電極 線に印加される電圧は、同時選択したラインの波形が異 なった波形でなくてはならない為、前述した様に直交信 号を用いる。従って同時に選択するライン数が増えるに 従って、走査電極線に印加する波形で同時に選択した1 本目のラインと最後のラインとの周波数の差が大きくな ってしまう。一方信号電極線に印加されるデータ信号は ドットデータと直交信号の積和により計算され、実際に 液晶に印加されるバイアス電圧は直交信号とデータ信号 との合成になる。同時選択ライン数nが全ライン数Nの 40 平方根より小さい場合、信号電極線の電圧に比べ走査電 極線の電圧が高くなり合成された波形の周波数は走査電 極線側の波形が支配的になる。逆に同時選択ライン数が Nの平方根より大きい場合、走査電極線より信号電極線 の電圧が表示パタンに依存して高くなり合成された波形 の周波数は信号電極側の波形が支配的になる。一般的に 液晶を駆動する場合、周波数特性があり周波数の差によ って透過率が変化してしまう。以上の事から同時選択ラ イン数nが全ライン数Nに比べ比較的小さい場合、同時 に選択した1本目のラインと最後のラインとでは透過率 50

の差が出てしまい画面上に同時に選択した本数の幅で横 に縞模様のむらが出てしまうという課題がある。そこ で、本発明はかかる周波数依存性に起因する縞模様のむ らを改善する事を第四目的とする。

R

【0012】複数ライン同時選択法においてパルス電圧 変調により階調表示を行なう場合、仮想ラインに割り当 てられる仮想の表示ドットデータは現実のドットデータ に基き計算される。ドットデータは階調表示の場合例え ば-1~+1まで連続した値をとる。パルス電圧変調方 式では仮想ドットデータの値は表示ドットデータが0の 時最大となり全ライン数Nの平方根値に等しい。従っ て、全ライン数Nが大きくなるに従って仮想ドットデー 夕の値も大きくなる。この為表示パタンが丁度全点灯状 態と全消灯状態の中間レベルになると、仮想ラインを含 む最後の複数ラインを同時選択した時にパルス性の高い 電圧が信号電極線に印加される事になる。以上の様に、 表示パタンによっては信号電極線にパルス性の高い電圧 が加わる為、液晶に加わるパイアス電圧の周波数特性が 変化し透過率の差が出てしまうという課題がある。そこ で本発明は、パルス電圧変調による階調表示を行なった 場合に生じるパルス性の高い電圧を分散化し液晶の周波 数依存性に起因する透過率の差を抑制する事を第五目的 とする。

### [0013]

【課題を解決するための手段】図1を参照して本発明の基本的な構成を説明する。図示する様に、本発明にかかる液晶表示装置は一般的な構成要素としてマトリクスパネル1とコモンドライバ2とセグメントドライバ3とを備えている。マトリクスパネル1は行状の走査電極群430と列状の信号電極群5との間に液晶層を介在させた構造を有している。液晶層としては例えばSTN液晶を用いる事ができる。コモンドライバ2は走査電極群4に接続されておりこれを駆動する。セグメントドライバ3は信号電極群5に接続されておりこれを駆動する。

【0014】本発明の第一目的を達成する為、フレーム メモリ6と直交信号発生手段7と積和演算手段8と同期 手段9とを具備している。フレームメモリ6は入力され たドットデータをフレーム毎に保持する。なお、ドット データは走査電極群4と信号電極群5の交差部に規定さ れる画素(ドット)に対応する画像データである。直交 信号発生手段7は互いに直交関係にある複数の直交信号 を発生し、これを逐次適当な組み合わせパタンでコモン ドライバ2に供給し、この組み合わせパタンに応じて走 査電極群を所定の組順次で選択駆動する。図では、模式 的に3本の走査電極を1組とし同時に駆動する例を表わ している。積和演算手段8はフレームメモリ6から逐次 読み出されるドットデータの組と直交信号発生手段7か ら転送される直交信号の組との間で所定の積和演算を行 ない、その結果をセグメントドライバ3に供給して信号 電極群5の駆動を行なう。同期手段9はフレームメモリ

6からのドットデータ読み出しタイミングと直交信号発生手段7からの信号転送タイミングを互いに同期させる。1サイクルで組順次走査を複数回繰り返す事により所望の画像表示が得られる。なお、本発明にかかる液晶表示装置はフレームメモリ6に対するドットデータの書き込み/読み出しを制御する為R/Wアドレス手段10を備えている。このアドレス手段10は同期手段9により制御され、所定の読み出しアドレス信号をフレームメモリ6に供給する。加えて、駆動制御手段11を含んでおり、同期手段9の制御を受けてコモンドライバ2及び10セグメントドライバ3に所定のクロック信号を供給する

【0016】一方、各信号電極に印加される電圧波形については個々のドットデータを $I_{ij}$ (iはマトリクスの行番号を表わし、jは同じく列番号を表わす)とし、画素がONの時は $I_{ij}=-1$ 、OFFの時は $I_{ij}=+1$ とすると、各信号電極に与えられるデータ信号 $G_{ij}$ (t)は基本的に以下の積和演算処理を行なう事により設定される。

【0017】 【数7】

$$G_j$$
 (t) =  $\frac{1}{\sqrt{N}} \sum_{i=1}^{N} \perp_{ij} \times F_i$  (t)

【0018】但し、非選択期間における走査信号電圧は 0レベルである事から、上記式における和算処理は選択 ラインのみの合計となる。従って、4ライン同時選択の 場合、データ信号が取り得る電位は5レベルとなる。つ まりデータ信号に必要な電位レベルは(同時選択数+ 1)個となる。

【0019】図3はWalsh関数を示す波形図である。4ライン同時選択の場合、例えば上から4個のWalsh関数を用いて走査信号波形を作成する。図2と図3を対比すれば理解される様に、例えばFi(t)は1番目のWalsh関数W1に対応している。W1は1周期に渡って全てハイレベルとなっているので、Fi

(t) の4個のパルスは(1, 1, 1, 1) の様に配列 50

10

される。F<sub>2</sub> (t) は2番目のWalsh関数W2に対 応している。W2は1周期のうち前半でハイレベルとな り後半でローレベルとなる。これに応じてF2 (t)に 含まれるパルスは(1,1,0,0)の様に配列され る。同様に、Fs (t)は3番目のWalsh関数W3 に対応しており、そのパルスは(1,0,0,1)の様 に配列される。さらに、F4 (t)は4番目のWals h関数W4に対応しており、そのパルスは(1,0, 1. 0) の様に配列される。以上の説明から明らかな様 に、1組の走査電極に印加される走査信号は直交関係に 基く適当な組み合わせパタン(1, 1, 1, 1), 1,0)で表わされる。図2の場合には、2番目の組に 対しても同一の組み合わせパタンに従って直交信号Fi (t)~F。(t)が印加される。以下同様に、3番目 以降の組に対しても同一の組み合わせバタンに従い所定 の走査信号が印加される。

【0020】以上、複数ライン同時選択法によれば、高電圧パルス間の間隔が減少し、パルス幅を小さくする事なく高周波数化と同等の効果が得られる。又、高電圧パルスとパイアス電圧との電位差が減少し、ON/OFF選択比を悪化せずにパイアス電圧の増大が可能になり、フレーム応答によるコントラストの悪化を抑制する事が可能になる。図4は、1/240Duty駆動における、走査電極の行選択期間に対するコントラスト比の依存性を示すグラフである。図から明らかな様に、電圧平均化法に比べ複数ライン同時選択法のコントラスト比が改善されている。複数同時選択法の特徴は、高速駆動液晶表示装置におけるフレーム応答の抑制、表示品位の均つ性向上、供給電圧の低減化、直流成分の除去等が挙げられる。

【0021】次に、本発明の第二目的を達成する為の手 段を説明する。即ち、単純マトリクス型液晶パネルの複 数ライン同時駆動方法において、組毎に同時選択される 走査電極のライン数を最適化するという手段を講じて、 セグメントドライバの耐圧とコモンドライバの耐圧との 間の均衡を図った。具体的には、走査電極群の全ライン 数をNとすると、各部に含まれる走査電極のライン数n をNの平方根の近傍に設定する。一般に、組毎に同時選 択される走査電極のライン数が大きくなると直交信号の 次数もこれに応じて高くなる。即ち、1サイクルに含ま れる選択パルス個数が多くなる為電圧の分散化が進み、 直交信号のパルス電圧レベルは低くなる。従って、同時 選択ライン数が大きくなる程コモンドライバに要求され る耐圧は低くなる。一方、同時選択ライン数が多くなる 程積和信号は複雑化し必要な電圧レベル数が増大する。 この結果同時選択ライン数が増加すると積和信号のレベ ルは上昇し、セグメントドライバに要求される耐圧は高 くなる。従って、コモンドライバとセグメントドライバ の耐圧は同時選択ライン数nに関し互いに逆の関係にあ

る。そこで、本発明ではこの同時選択ライン数 n を最適 化する事により、セグメントドライバの耐圧とコモンド ライバの耐圧との間の均衡を図る様にしている。

【0022】続いて、本発明の第三目的を達成する為の 手段を説明する。複数ライン選択法においては、通常、 画面の上から複数本ずつ同時に選択し下に向って走査す る。その時、複数本同時に選択した時の走査電極に与え る走査信号波形の位相を、直前に選択された信号波形の 位相からずらす事によって、全〇N・OFFを表示した 時に非選択期間に液晶にかかるパイアス電圧が、1/2 サイクル中の1回フレーム走査期間内に集中しないで分 散する様にする。位相の差は、1回フレーム走査する期 間内に、走査電極線に与える波形の関数を最低1周期分 ずれる様にする。従って必ずしも隣り合った複数ライン 間の位相をずらさなくても、何回か選択する毎に1位相 ずらして1回フレーム走査期間内に1周期ずれる様にし ても良い。又画面の上から下へ向って走査せずに画面上 を下から上へ又はランダムに順次選択した場合も同様で ある。複数ライン選択法では前述した通り、表示パタン 位相をずらす事により光学応答が一様になり全ON・O FF時のフレーム応答及びコントラストを向上すること ができる。

【0023】さらに、本発明の第四目的を達成する為の手段を説明する。複数ライン選択法においては、通常、画面の上から複数本ずつ同時に選択し下に向って走査し、複数回上から下まで走査する事により直交関数の1周期が終わる。その時、複数本同時に選択した時の走査電極に与える走査信号波形を、直前の1サイクルと次の1サイクルとで用いる、同時に選択した各ラインの波形 30パタンを入れ替える事により、各ラインの周波数を均一にして、同時に選択した本数の幅で出る横縞模様のむらをなくす。波形パタンの入れ替えはサイクル毎に、2本目のパタンを1本目、3本目のパタンを2本目という様にずらしていって、1本のラインに直交関数のパタンが\*

$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{(N+1)j} F_{k}(t)$$

【0027】従来の複数ライン選択法で階調表示をした場合、表示パタンによっては透過率の差が出るが、本発 40 明では仮想ラインデータを複数本選択毎に分散させて印加する事により、実際に液晶に印加される波形は表示パタンに関係なく走査電極線の周波数が支配的になり、画面内が均一になる。

【0028】又、複数本選択する毎に仮想ラインを設ける際、N+1本目に集中していた実効値をL本選択毎に 計算して波形全体に分散させる事により信号電極線にパ \*均等に現われる様にするのが一番良いが、周波数の高いラインと低いラインとを交互に入れ替えるだけでもある程度の効果がある。又、走査電極に加える波形の周波数を平均化する為なので、各ラインの波形パタンを入れ替えるのは、1サイクル毎とは限らず、数サイクル毎に入れ替えても良く、直流成分が液晶に印加されない様に波形パタンを選べば1/2サイクルでも良い。上記方法は画面の上から下へ向って走査せずに画面を下から上へ又はランダムに順次選択した場合も同様である。従来の数ライン選択法では前述した通り、同時に選択した本数の幅で横方向に縞模様のむらが生じるが、本発明により、を育電極線の波形パタンを直交関数の周期を単位として入れ替える事により、各ラインの周波数が平均化して、横縞模様がなくなり画面が均一になる。

12

[0025]

【数8】

$$V_{(L+1)j} = \left(\frac{L}{\sqrt{N}} \cdot (N - \sum_{n=1}^{N} |^2 m j)\right)^{1/2}$$

[0026]

【数9】

ルス性の高い電圧が加わらない様にしても良い。この場合には、 $V_{k,j}$ のデータを以下の数式10に従って計算し、信号電極線に印加されるデータ信号 $G_{j}$ (t)は以下の数式11に従って計算する。つまり複数本選択毎に仮想データである $V_{k,j}$ を計算して加える事により信号電極線の電圧が決まる。この時 $V_{k,j}$ は最大値で $\sqrt{L}$ になり高い電圧は加わらない事となる。

[0029]

【数10】

$$V_{kj} = (L - \sum_{m=1}^{N} I^{2} (k * L + m)_{j})^{1/2}$$
  $k = i / L$ 

[0030]

$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{kj} F_{k}(t)$$

【0031】従来の複数ライン選択法で階調表示をした場合、表示パタンによっては透過率の差が出るが、本発明では仮想ラインデータを複数本選択毎に分散させて印加する事により、実際に液晶に印加される波形は表示パタンに関係なく走査電極線の周波数が支配的になり、画面内が均一になる。

13

【0032】以上説明した様に、複数本選択毎に仮想デ※

10 [0033]

【数12】

$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} +_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{(k-k)j} F_{k}(t)$$

【0034】 1回又は数回前に選択された時点でメモリより読み出されたL本のデータから仮想データ $V_{11}$ の計算をする事により駆動回路において演算時間を長くとれて簡素化できる。

[0035]

【作用】本発明の第1側面によれば、単純マトリクス型液晶パネルの複数ライン同時選択に適した実用的且つ効率的な駆動を行なう為、フレームメモリと直交信号発生手段と積和演算手段と同期手段を備えている。フレームメモリは入力されたドットデータをフレーム毎に保持する。直交信号発生手段は互いに直交関係にある複数の直交信号を発生し、これを逐次適当な組み合わせパタンでコモンドライバに供給し、この組み合わせパタンに応じて走査電極群を所定の組順次で選択駆動する。積和演算手段はドットデータの組と直交信号の組との間で積和演算を行ない、その結果をセグメントドライバに供給して信号電極群の駆動を行なう。かかる構成により1サイクルで組順次走査を複数回繰り返す事により所望の画像表示が行なわれる。

【0036】本発明の第2側面によれば、行状の走査電極群と列状の走査電極群との間に液晶層を介在してなるマトリクスパネルをドットデータに基きコモンドライバ及びセグメントドライバを介して駆動する。この時、直交信号の組を逐次コモンドライバに供給し走査電極群を所定のライン数毎に組順次で選択駆動する。又、ドットデータの組と直交信号の組の積和演算により得られた積和信号をセグメントドライバに供給し組順次走査に同期して信号電極群を駆動する。この場合、組毎に同時選択される走査電極のライン数を最適化してセグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を図っている。具体的には走査電極群の全ライン数をNとすると、各組に含まれる走査電極のライン数nをNの平方根の近傍に設定すれば良い。

【0037】本発明の第3側面によれば、直交関数の同 じ位相の値を1回走査する期間内全てに用いる代わり に、複数本同時に選択する毎に直交関数の位相をずらす 事によって、全点灯又は全消灯表示した時非選択期間に 液晶に印加されるパイアス電圧が半サイクル中の1回走 査期間内に集中しない様にする。位相の差は1回走査す 20 る期間に走査電極線の波形を規定する直交関数が最低1 周期分ずれる様にする。この様に走査電極に印加される 波形の位相を前の選択時の位相と代える事によって、表 示パタンに依存したコントラストの差を抑え、又フレー ム応答も減少できる。

【0038】本発明の第4側面によれば、同時に選択した走査電極の波形をサイクル毎に入れ替える事により、同時に選択した本数の幅で横方向に出る縞模様のむらを抑え、画面内を均一にできる。複数ライン同時選択法においては、通常画面の上から複数本ずつ同時に選択し下に向って走査し、複数回上から下まで走査する事により直交関数の1周期が終わる。この場合、複数本同時に選択した時の走査電極に与える走査信号波形を、直前の1サイクルと次の1サイクルとで用いる同時に選択した各ラインの波形パタンを入れ替える事により、各ラインの周波数を均一にして横縞模様のむらをなくすものである

【0039】本発明の第5側面によれば、パルス電圧変調を用いた階調表示において、N+1本目に仮想ラインを設けるのではなく、複数本選択する毎に仮想ラインを設けるのではなく、複数本選択する毎に仮想ラインを設け、N+1本目に集中していた実効値を波形全体に分散させる事により信号電極線にパルス性の高い電圧が印加されない様にしている。従って電圧の高いパルスは表示パタンによって代わる事のない走査電極側だけにして、画面内を均一にする。又、仮想ラインに割り当てられる仮想のドットデータを複数ライン同時選択毎に計算する事により、信号電極線にパルス性の高い電圧が加わらない様にしている。この場合、仮想ドットデータを現在の表示データではなく過去の表示データに基いて演算する事により、駆動回路の高速化並びに簡素化を図る事が可能になる。

**—526**—

[0040]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図5は、図1に示した基本的な回路構 成を具体化した実施例を示す回路図である。(A)に示 す様に、本例はシリアル/パラレル(S/P)変換回路 21を備えており、入力されたシリアルドットデータを 8ビット毎のパラレルドットデータに変換する。なお、 ドットデータはデジタルRGB信号として与えられる。 S/P変換回路21には複数のメモリユニット22~2 5が接続されている。各メモリユニットは各行に対応し 10 ており、夫々8ピットずつに区切ってドットデータを記 録する。例えば、第一メモリユニット22は第1行に割 り当てられたドットデータを8個ずつ区切って記録す る。以下同様に、第二メモリユニット23は第2行に割 り当てられたドットデータを8ピットずつ区切って記録 する。この様に、複数のメモリユニット22~25は図 1に示したフレームメモリ6に対応している。又、書き 込みタイミング発生回路26を備えており、ドットクロ ック (Dot Clock) を受け入れる他、シリアル /パラレル変換回路21からフレーム信号FRM、クロ 20 ック信号CL1, CL2を受け入れ、メモリユニットに 対して書き込み信号WE、書き込みゲート信号G、読み 出しクロック信号CKを出力する。

【0041】なお、クロック信号CL1はシリアルドッ トデータのビット配列に対応しており、他のクロック信 号CL2は8ピット単位に対応している。さらに、一対 の書き込みアドレス発生回路27及び読み出しアドレス 発生回路28を備えており、アドレス切換回路29を介 してメモリユニット22~25に接続されている。 書き 込みアドレス発生回路27は書き込みタイミング発生回 30 路26に接続されておりその制御を受ける。以上、書き 込みタイミング発生回路26、書き込みアドレス発生回 路27、読み出しアドレス発生回路28、アドレス切換 回路29は、図1に示したR/Wアドレス手段10に対 応している。ところで読み出しアドレス発生回路28は 読み出しタイミング発生回路30に接続されておりその 制御を受ける。この読み出しタイミング発生回路30 は、図1に示した同期手段9に対応している。

【0042】図5の(B) に示す様に、読み出しタイミ ング発生回路30はWalsh関数発生回路31に接続 40 している。このWalsh関数発生回路31は、図1に 示した直交信号発生手段7に対応している。さらに、読 み出しタイミング発生回路30は駆動信号発生回路32 にも接続しており、所定のクロック信号を出力する。こ のクロック信号はセグメントドライバ及びコモンドライ バの駆動制御に用いられる。従って、駆動信号発生回路 32は、図1に示した駆動制御手段11に対応してい る。Walsh関数発生回路31の出力はレベル変換回 路33を介してコモンドライバに接続されている。最後 に、メモリユニット22~25の出力端子とWalsh 50 数発生回路31は、4個の4ビットディップスイッチ

16

関数発生回路31の出力端子には8個の演算器ユニット 34~41が接続されている。これらの演算器ユニット は、図1に示した積和演算手段8に対応している。8個 の演算器ユニット34~41は8ピットのドットデータ の夫々に対応している。例えば、1番目の演算器ユニッ ト34は1列目の信号電極に関して積和演算を行ない対 応するデータ信号を作成する。同様に、2番目の演算器 ユニット35は2列目の信号電極に関し積和演算を行な い対応するデータ信号を作成する。以下同様に8番目の 演算器ユニット41は8列目の信号電極に関し積和演算 を行ない対応するデータ信号を作成する。この様にして 作成された8列分のデータ信号は8/4変換回路42を 介してセグメントドライバに転送される。

【0043】なお、本例に採用したセグメントドライバ は1ドット当たり3ビットのデータ信号を受け取り最大 で8電圧レベルを選択してマトリクスパネルに出力でき る能力がある。前述した様に、4ライン同時選択の場合 信号電圧波形として5レベル必要であり、このセグメン トドライバは必要な能力を備えている。但し、1回のデ ータ入力数は3ピット×4に限られている。従って、8 /4変換回路42を介して、1回につき4ドット分の信 号データをセグメントドライバに転送する様にしてい る。なお、本例ではコモンドライバもセグメントドライ パと同一の構造を採用している。

【0044】以下、図6~図8を参照して、図5に示し た回路の各部の動作を詳細に説明する。図6は個々のメ モリユニットの構成並びに動作を説明する為の模式的な ブロック図である。ここでは例示として1番目のメモリ ユニット22を示しておりRAMメモリ221を備えて いる。このRAMメモリは例えば1行目に割り当てられ たドットデータを8ビットずつ記録する。入力パッファ 222を備えておりシリアル/パラレル変換回路から8 ビット単位で入力されるドットデータを一時保持する。 保持されたドットデータはアドレス切換回路を介して書 き込みアドレス発生回路から供給される書き込みアドレ ス信号に基きRAMメモリ221の所定番地に記録され る。又出力ラッチ223を備えており、RAMメモリ2 21から読み出されたドットデータを8ビットずつラッ チレ、順次演算器ユニット側に転送出力する。この際、 RAMメモリ221はアドレス切換回路を介して、読み 出しアドレス発生回路から供給された読み出しアドレス 信号に応じてドットデータを読み出す。なお、入力パッ ファ222は書き込みタイミング発生回路から供給され る書き込みゲート信号Gにより制御され、出力ラッチ2 23は読み出しクロック信号CKにより制御され、RA Mメモリ221は書き込み信号WEに応じて制御されて

【0045】図7はWalsh関数発生回路31の具体 的な構成及び動作を説明する為の回路図である。この関

13 4

(Dip Sw) 311~314を有している。 さら に、3個のセレクタ315,316,317と1個のコ ントローラ318を備えている。4個のディップスイッ チ311~314は、直交関係を満たす所望の組み合わ せパタンを記録している。この組み合わせパタンは図2 に示した通りである。

【0046】1番目のディップスイッチ311は第1回 走査における組み合わせパタン1,1,1,1に設定さ れている。即ち、第1回走査ではF1, F2, F8, F はともに論理レベル1のパルスとなる。2番目のディ ップスイッチ312は第2回走査における組み合わせパ タン1, 1, 0, 0に設定されている。即ち、第2回走 査において $F_1 = 1$ であり、 $F_2 = 1$ であり、 $F_3 = 0$ であり、 $F_4 = 0$ となっている。同様に、3番目のディ ップスイッチ313は第3回走査分の組み合わせパタン 1, 0, 0, 1 に設定されている。即ち第3回走査にお いて、 $F_1 = 1$ ,  $F_2 = 0$ ,  $F_3 = 0$ ,  $F_4 = 1$ となっ ている。

【0047】4番目のディップスイッチ314は第4回 走査分の組み合わせパタン1,0,1,0に設定されて 20 グメンドドライバに直接供給する事ができる。 いる。第4回走査において $F_1 = 1$ ,  $F_2 = 0$ ,  $F_3 =$ 1,  $F_4 = 0$  である。 3 個のセレクタ 3 1 5, 3 1 6, 317はコントローラ318により制御され、各走査毎 に所定のディップスイッチを選択する様になっている。 コントローラ318は行ライン送り信号(Clock) 及びスキャンスタート信号(Load)に応答して各セ レクタを切り換え制御する。第1回走査では、セレクタ 315,317を介して1番目のディップスイッチ31 1が選ばれ、所定の直交信号 F<sub>1</sub> , F<sub>2</sub> , F<sub>3</sub> , F<sub>4</sub> が 出力される。これら4個の直交信号はレベル変換回路を 30 介し走査信号としてコモンドライバに供給される。

【0048】なおレベル変換回路は0/1レベルの直交 信号を+Vr/0/-Vrレベルの走査信号に変換する ものである。これらの直交信号は演算器ユニットにも転 送される。第1回走査中は(1,1,1,1)の組み合 わせパタンを有する4個の直交信号が組順次で出力され る。第2回走査に移行すると、セレクタ315,317 を介して2番目のディップスイッチ312が選択され、 所定のパタン(1, 1, 0, 0)を有する4個の直交関 数F1, F2, F3, F4 が出力される。以下同様に、 第3回走査ではセレクタ316,317を介して3番目 のディップスイッチ313が出力側に接続される。第4 回走査ではセレクタ316,317を介して4番目のデ ィップスイッチ314が出力側に接続される。

【0049】図8は演算器ユニットの構成及び動作を説 明する為の回路図である。ここでは、例示として1番目 の演算器ユニット34を示してある。この演算器ユニッ ト34は4個の排他的論理和回路(XOR)341~3 44を備えている。1番目のXOR341は走査電極の 第1行に割り当てられた直交関数 $F_1$ と、走査電極の第50有効である。複数ライン同時選択方式においては、通常

18

1行及び信号電極の第1列の交点に割り当てられたドッ トデータ 111 を互いに積算処理する。同様に、2番目の XOR342は第2行に割り当てられた直交関数F2と 第2行/第1列に割り当てられたドットデータ 121の積 算処理を行なう。3番目のXOR343は第3行に割り 当てられた直交関数F。と第3行/第1列に割り当てら れたドットデータ I 31 の積算処理を行なう。最後に、4 番目のXOR344は第4行に割り当てられた直交関数 F. と第4行/第1列に割り当てられたドットデータ I 10 41の積算処理を行なう。これら4個のXORの後段に は、4個の論理積回路345~348と5個の排他的論 理和回路349~353の組み合わせからなる和算部が 接続しており、4個の積算結果を全て和算処理し、信号 電極の第1列に割り当てるべきデータ信号G: を作成す る。以下同様に、図5に示した2番目の演算器ユニット 35は第2列に割り当てるデータ信号G2を作成する。 なお、前述した様にデータ信号は5個の電圧レベルをと る可能性があり、デジタル形式では図8に示す様に3ビ ットデータとして与えられる。この3ビットデータはセ

【0050】次に、横ずらし複数ライン同時選択方式に ついて説明する。複数ライン同時選択法においては直交 関係が保たれている限り、走査電極に印加される電圧波 形は適当な組み合わせバタンを用いる事ができる。しか しながら、図2に示した組み合わせパタンでは、同時選 択されたラインが全て+Vr又は-Vrで走査される場 <sup>'</sup>合が1/2サイクル中に1回生じる。例えば、前半サイ クルの第1回走査では同時選択された全てのラインに+ Vrが印加され、後半サイクルの第1回走査では同時選 択されたラインが全て-Vrの印加電圧を受ける。一 方、信号電極に印加される電圧波形はドットデータに基 き前述した積和演算式に基き計算される。従って、ドッ トデータが任意の表示パタンを表わす場合には、非選択 期間のパイアス電圧は1/2サイクル中任意に加わる事 になる。しかしながら、表示パタンが全ON又は全OF Fの場合、非選択期間のパイアス電圧は同時選択したラ インが全て+Vr又は-Vrで走査される期間に集中し て加わる事となる。この為、光学応答にむらが発生し表 示パタンによってコントラストに差が出る惧れがある。

【0051】図9はこの様な表示パタンによるコントラ ストの差がいかなる場合に発生するかを示すものであ り、4ライン同時選択の場合、表示パタンによって実際 に液晶に印加される電圧波形と光学応答を模式的に表わ している。(A)は任意パタンを表示した場合を示し、

(B) は全ONパタンを表示した場合である。グラフか ら明らかな様に、全〇Nパタンでは第1回走査期間中に バイアス電圧が集中しコントラストに差が生じてしま

【0052】かかる不具合に対処する為横ずらし方式が

画面の上から複数本ずつ同時に選択し下に向って走査す る。この時、複数本同時に選択した時の走査電極に印加 する走査信号波形の位相を、直前に選択された走査信号 波形の位相とずらす事によって、全ON・OFF表示を した時に非選択期間に液晶にかかるバイアス電圧が、1 **/2サイクル中の1フレーム走査期間に集中しないで分** 散させる事ができる。この位相差は、1フレーム走査期 間内に走査電極に印加する波形の組み合わせパタンを最 低1周期分ずれる様にする。従って、必ずしも隣り合っ た複数ライン間の位相をずらさなくても、何回か選択す 10 る毎に1位相ずらす事によって1フレーム走査期間内に 1周期シフトする様にしても良い。又、画面の上から下 へ向って走査せずに、画面上を下から上へ又はランダム に組順次選択した場合も同様である。複数ライン同時選 択法では直交関数の組み合わせパタンを固定した場合、 前述した通り表示パタンによってコントラストに差が出 るが、走査信号の電圧波形の位相をずらす事により光学 応答が均一化され、全ON・OFF時のフレーム応答を 抑制し且つコントラストを向上する事が可能である。

[0053] 図10は横ずらし駆動波形の一例を示した 20 ものである。4本同時選択した場合において、走査信号 の電圧波形をWalsh関数に基き設定し、4本1組で 同時選択する毎に1位相をずらす様にしたものである。 図10において、Fi(t)は走査信号波形を表わして おり、4本ずつ選択しマトリクスパネルの上から下へ組 順次で走査していく。先ず1回目の走査では、F:, F 2 . F<sub>3</sub> . F<sub>4</sub> を夫々+Vr, +Vr, +Vr, +Vr にセットする。次のFs, Fa, Fr, Fs では1位相 ずらした+Vェ, +Vェ, -Vェ, -Vェをセットす る。同様にF。以降は順次1位相ずつずらした走査信号 30 を走査電極に印加する。一方、信号電極には、前述した 積和演算式に従って算出されたG1 (t), G2 (t), G<sub>3</sub> (t) のデータ信号を印加する。図2に示 した全ON時のG2 (t)及び全OFF時のG3 (t) と異なり、1回目のフレーム走査期間に集中していた信 号電極に加わる電圧が4回選択される毎に1回発生する 様になり、1/2サイクル全体に渡って均等に分散され る。

【0054】従って表示パタンが全ONの時液晶層に印加される波形は図11に示した様になる。図9の(B)に示した様な光学応答のむらがなくなり、図9の(A)に示した任意パタンと同様な透過率になる。以上説明した様に、横ずらし駆動方式によれば全ONパタンの場合においても、液晶パネルの光透過率がフレーム走査の周期に応じて低下する事がなく、安定して高いレベルを維持する事ができる。又、全ONパタンにおいても透過率の揺れがなくなり、任意パタン時の光学応答と同様になる。従って表示パタンによるコントラストの差がなくなりフレーム応答も抑制できる。

[0055] 図12は、図10に示した横ずらし組み合 50 イクル周期の信号となる。同様に、Fsも1/2サイク

な構成を示す回路図である。基本的には、図7に示したWalsh関数発生回路と同一の構造を有しており、図5に示した液晶表示装置の駆動回路に組み込む事ができる。異なる点は、コントローラ318に横シフタ319 が接続されている事である。この横シフタ319はスキャンスタートに応じて発生するクロック信号(Clock)と1/2サイクル毎に発生するクリア信号(Clear)の供給を受け、コントローラ318を介して直交信号の組み合わせパタンの位相シフトを実現する。具体的には、組順次走査において第1組に対してはセレクタ315 317を介して1番目のディップスイッチ31

20

わせパタンを実現するWalsh関数発生回路の具体的

315, 317を介して1番目のディップスイッチ31 1が選択され、組み合わせパタン1, 1, 1, 1が出力される。従って、 $F_1 = 1$ ,  $F_2 = 1$ ,  $F_3 = 1$ ,  $F_4 = 1$  となる。次の第2組に対しては、セレクタ315, 317を介して2番目のディップスイッチ312が選択され組み合わせパタン1, 1, 0, 0が出力される。従って、図10に示した通り、 $F_5 = 1$ ,  $F_6 = 1$ ,  $F_7 = 0$ ,  $F_8 = 0$  となる。

【0056】同様に、第3組に対してはセレクタ31 6,317を介して3番目のディップスイッチ313が 選択され組み合わせパタン1, 0, 0, 1が選択され る。4番目の組に対してはセレクタ316,317を介 して4番目のディップスイッチ314が選択され、1, 0, 1, 0が出力される。以下組毎に組み合わせパタン がシフトしていき1回目のフレーム走査が終了する。2 回目のフレーム走査では横シフタ319の制御によりス タート位置が1番目のディップスイッチ311から2番 目のディップスイッチ312に移行する。従って、第1 組に対してはセレクタ315,317を介して2番目の ディップスイッチ312が選択され、対応する組み合わ せパタン1, 1, 0, 0が出力される。従って、図10 に示した様に $F_1 = 1$ ,  $F_2 = 1$ ,  $F_3 = 0$ ,  $F_4 = 0$ となる。次の2番目の組に対してはセレクタ316,3 17を介して3番目のディップスイッチ313が選択さ れ、対応する組み合わせパタン1,0,0,1が出力さ れる。従って、 $F_5 = 1$ 、 $F_6 = 0$ 、 $F_7 = 0$ 、 $F_8 =$ 1となる。

【0057】最後に、直交関数の組み合わせパタンの縦ずらし駆動について説明する。図2に示した固定組み合わせパタンの走査信号を用いた場合には、第1行目の走査電極に供給される走査信号F1は図3に示した第一のWalsh関数W1に従って1,1,1,1の配列パタンを有する。この配列パタンは1/2サイクル終了後そのまま極性反転される。従って、第二サイクルの前半では、又同様に1,1,1,1の配列パタンとなり、F1は1サイクル周期の信号となる。2番目の走査信号F2は第二のWalsh関数W2に従った配列パタンを有しており1,1,0,0となる。従って、F2は1/2サイクル開期の信号となる。

ル周期の信号となる。但し、F2 と位相がずれている。 4番目の走査信号F4 は第四のWalsh関数W4に応じた配列パタンを有しており1/2サイクル中1,0,1,0の配列パタンを有する。従って、F4は1/4サイクル周期の信号である。この様に、固定された組み合わせパタンを各サイクルについて繰り返し用いると、F1の周波数はF4に比べ4倍となり、F2及びF3の周波数はF4の2倍となる。液晶の応答特性には周波数依存性があり、個々の走査電極の間でフレーム応答に対するばらつきが生じ、表示品質に悪影響を与える惧れがある。特に同時選択ライン数が総ライン数に比べ小さい場合顕著になる。

【0058】複数ライン選択法において、走査電極線の 波形はどの様な波形でも基本的には良いが、同時選択し たラインの波形が異なった波形でなくてはならない為、 直交関数等を用いる。従って同時に選択するライン数が 増えるに従って、走査電極線に加える波形で同時に選択 した1本目と最後のラインとの周波数の差が大きくなっ てしまう。信号電極線に印加されるデータ信号は表示パ タンと直交関数の積和により計算され、実際に液晶に印 20 加される波形は走査電極線と信号電極線との合成にな る。同時選択ライン数nが√N本より小さい場合、信号 電極線の電圧に比べ走査電極線の電圧が高くなり合成さ れた波形の周波数は走査電極線の波形が支配的になる。 逆に同時選択ライン数が√N本より大きい場合、走査電 極線より信号電極線の電圧が表示パタンによっては高く なり合成された波形の周波数は信号電極の波形が支配的 になる。又、液晶を駆動する場合、図18に示す様に周 波数特性があり周波数の差によって透過率の差が出てし まう。以上の事から同時選択ライン数nが総ライン数N 30 に比べ比較的小さい場合、同時に選択した1本目のライ ンと最後のラインとでは透過率の差が出てしまい画面上 に同時に選択した本数の幅で横に縞模様のむらが出てし まう。

【0059】そこで、各走査電極に印加される走査信号の周波数を均一化させる為に、図13に示した縦ずらし方式が有効である。図示する様に、第一サイクルの前半では図2と同様な組み合わせパタンになる。即ち、 $F_1$ はW1に対応しており、 $F_2$ はW2に対応しており、 $F_4$ はW4に対応している。第一サイクルの後半では単に極性反転が行なわれるだけである。次に、第二サイクルでは配列パタンの縦ずらしが行なわれており、W1, W2, W3, W4の組み合わせパタンが、W4, W1, W2, W3となっている。即ち、 $F_1$ はW4に従って1, 0, 1, 0の配列パタンとなり、 $F_2$ はW1に従って1, 1, 1, 1の配列パタンとなり、 $F_3$ はW2に従って1, 1, 0, 0となり、 $F_4$ はW3に従って1, 0, 0, 1となる。

【0060】なお、第二サイクルの後半では極性反転が つパタンをずらして走査電極に印加する様にする。一行なわれる。続く第三サイクルでは縦ずらしが又一つ行 50 方、信号電極には、サイクル毎に $F_i$  (t)のパタンを

22

なわれる為、組み合わせパタンはW3, W4, W1, W 2で表わされる。同様に、第四サイクルでは組み合わせパタンがW2, W3, W4, W1で表わされる。第五サイクルになると第一サイクルの組み合わせパタンW1, W2, W3, W4に戻る事になる。図13のタイミングチャートから明らかな様に、F1, F2, F3, F4の何れについても、各サイクルを通して見ると異なった周波数成分が混在しており、フレーム応答が均一化できる。なお、何れのサイクルにおいても縦ずらしに関わらず直交関係が保持されている事は言うまでもない。又、この縦ずらし方式では、順次シフトする代わりに、サイクル毎に入れ替えを行なっても良い。さらに、1サイクル毎ではなく、数サイクル毎に縦ずらしを行なっても良い

【0061】図14は上述した縦ずらしに好適なWal s h 関数発生回路の構成例を示す回路図である。基本的 には図7に示したWalsh関数発生回路31と同一の 構造を有しており、図5に示した駆動回路にそのまま組 み込む事が可能である。異なる点は、セレクタ317の 後段に縦シフタ310が付加されている事である。この 縦シフタ310は1/2サイクル毎に発生する信号(C y c l e) に応じて動作し、上述した縦ずらしを行な う。第一サイクルの前半ではセレクタ317から出力さ れた4個の走査信号をそのまま対応する走査電極に転送 する。第一サイクルの後半では極性反転を行なう。次 に、第二サイクルに移行するとセレクタ317から出力 された4個の走査信号を順次1行ずつサイクリックにず らして走査電極に転送する。第二サイクルの後半で極性 反転を行なった後、第三サイクルの前半に入ると同様に 1行だけサイクリックな縦ずらしを行なう。

【0062】図19は縦ずらし駆動波形の他の例を示し たものであり、図13に示した例とはずらし方向が逆の 関係にある。複数ライン選択法の4本同時選択した場合 において、走査電極には前記Walsh関数を用い、1 サイクル毎に1本下の波形パタンをセットする様にした ものである。図19においてF: (t) は走査電極に印 加する波形で、4本ずつ選択し液晶パネルの上から下へ 順次走査していく。 先ず最初のサイクルでは1本目に (+Vr, +Vr, +Vr) とセットし、2本 目に (+ V r, + V r, - V r, - V r) とセットし、 3本目に(+ Vr, - Vr, - Vr, + Vr)とセット し、4本目に (+ V r, - V r, + V r, - V r) をセ ットする。次のサイクルでは、1本目に前サイクルの2 本目のパタンである(+Vr、+Vr、-Vr、-V r) をセットし、同時に2本目に(+Vr, -Vr, -Vr, +Vr)、3本目に (+Vr, -Vr, +Vr, -Vr)、4本目に(+Vr, +Vr, +Vr, +V r) とセットする。その後は同様にサイクル毎に1本ず つパタンをずらして走査電極に印加する様にする。一

変えて積和演算したG1 (t), G2 (t), G3 (t) のデータを印加する。従ってサイクル毎に微妙な 透過率の差は出るが、4本毎に出る横方向の縞模様はな

【0063】図20は複数ライン選択法の7本同時選択 した場合において、走査電極には前記Walsh関数を 用い、1サイクル毎に、1本目と7本目、2本目と6本 目、3本目と5本目を入れ替えた波形パタンをセットす る様にしたものである。図20においてFi (t)は走 査電極に加わる波形で、7本ずつ選択し液晶パネルの上 10 から下へ順次走査していく。

【0064】先ず最初のサイクルでは、1本目に(+V r, + Vr, + Vr, + Vr, - Vr, - Vr, - Vr, -Vr)、2本目に (+Vr, +Vr, -Vr, -Vr, -Vr, -Vr, +Vr, +Vr) 、 3本目に (+ V r, + V r, - V r, - V r, + V r, + V r,-Vr, -Vr)、4本目に (+Vr, -Vr, -V r, + V r, + V r, - V r, - V r, + V r) 、5本 目に (+Vr, -Vr, -Vr, +Vr, -Vr, +Vr, +Vr, -Vr)、6本目に(+Vr, -Vr, +20Vr, -Vr, -Vr, +Vr, -Vr, +Vr), 7 本目に (+Vr, -Vr, +Vr, -Vr, +Vr, -Vr、+Vr、-Vr) を夫々印加する。

【0065】次のサイクルでは、1本目に(+Vr,-Vr, +Vr, -Vr, +Vr, -Vr, +Vr, -Vr)、2本目に (+Vr, -Vr, +Vr, -Vr, -· Vr, +Vr, -Vr, +Vr)、3本目に(+Vr, -Vr, -Vr, +Vr, -Vr, +Vr, +Vr, -Vr)、4本目に (+Vr, -Vr, -Vr, +Vr, + V r, - V r, - V r, + V r) 、 5 本目に (+ V r, +Vr, -Vr, -Vr, +Vr, +Vr, -Vr, -Vr)、6本目に (+Vr, +Vr, -Vr, -Vr, -Vr, -Vr, +Vr, +Vr)、7本目に (+Vr, +Vr, +Vr, +Vr, -Vr, -Vr,- Vr, - Vr) とセットする。次は最初のサイクルに 戻り繰り返して走査電極に印加する様にする。

【0066】信号電極には、積和演算により求めたGi (t), G<sub>2</sub> (t), G<sub>3</sub> (t)のデータを印加する。 横方向の縞模様は完全にはなくならないが、画面のむら は実用上問題なくなる。次に図21は、本発明に従って 走査ライン数を最適化した複数ライン同時駆動方法を表 わす模式的な説明図である。単純マトリクスパネル1は 行状の走査電極群4と列状の信号電極群5との間に液晶 層を介在させた構造を有する。信号電極群5の全ライン 数は一般にNで表わされる。図示の例では簡略化の為N =16に設定されている。一方信号電極群5のライン数 は一般にMで表わす。図示の例では簡略化の為M=12 としている。又、液晶層としては例えばSTN液晶を用 いる事ができる。この単純マトリクスパネル1は、走査

5に接続されたセグメントドライバ3を介して駆動さ れ、与えられたドットデータエコに基き所望の画像表示 を行なう。このドットデータ 111 は走査電極群 4 と信号

電極群5の各交点に規定される画素に対応して割り当て られるものである。iは行番号を表わしjは列番号を表 わす。本例では、ドットデータI」は対応する画案がO

24

Nの時-1の値をとり、OFFの時+1の値をとる。 【0067】直交信号F: の組が逐次コモンドライバ2

に供給され、走査電極群4を所定のライン数毎に組順次 で選択駆動する。一方ドットデータ In の組と直交信号 F」の組の積和演算により得られた積和信号G」がセグ メントドライパ3に供給され、組順次走査に同期して信 号電極群5を駆動する。本発明では、組毎に同時選択さ れる走査電極のライン数を最適化してセグメントドライ パ3の耐圧とコモンドライパ2の耐圧との間の均衡を図 っている。この最適化条件は、一般に走査電極群4の全 ライン数をNとし各組に含まれる走査電極のライン数を nとすると、略n=(Nの平方根)で表わされる。例え ば、図示の例では走査電極群4の全ライン数は16であ りその平方根は4となる。従って、各組に含まれる走査 電極のライン数は4に設定されている。即ち、16本の 走査電極は4本毎に組分けされ、第1組n1、第2組n 2、第3組n3、第4組n4が得られる。

【0068】引き続き、図21に示した信号波形を参照 して複数ライン同時駆動を詳細に説明する。Fi (t), F<sub>2</sub> (t), F<sub>3</sub> (t), …, F<sub>16</sub> (t) は対 応する走査電極に印加される直交信号の電圧波形を示し ている。各直交信号は(0.1)において完備な正規直 交関数であるWalsh関数(図3)に基いて設定され ている。本例では図3において上から4個の互いに直交 するWalsh関数を用いて直交信号の組を設定してい る。例えば、走査電極群の第1組n1に与えられる直交 信号については、F1 (t)が1番目のWalsh関数 に対応している。1番目のWalsh関数は1周期にお いて全てハイレベルであるので、F: (t)は(1, 1, 1, 1) のパルス列となる。

【0069】なお、本例では1の場合を+Vrの電圧レ ベルとじ、Oの場合を-Vrの電圧レベルとし、非選択 期間を0電圧レベルとしている。同様に、F2 (t)は 2番目のWalsh関数が対応しており(1, 1, 0, 0) のパルス列となる。F<sub>3</sub>(t) は3番目のWals h 関数に対応しており(1,0,0,1)のパルス列と なる。F<sub>4</sub> (t) は4番目のWalsh関数に対応して おり(1,0,1,0)のパルス列となる。組順次走査 を行なう場合には、先ず最初に第1組n1に対して直交 関数 $F_1$  (t)  $\sim F_4$  (t) の第一パルスを印加する。 以下、下に向って走査し2番目の組n2を選択する。こ の際印加される直交関数Fs(t)~Fs(t)は、第 1組n1に印加されたFi (t)~Fi (t) をそのま 電極群4に接続されたコモンドライバ2及び信号電極群 50 まシフトしたものである。この組順次選択を第4組n4

まで一通り行なうと第一走査が完了する。以下同様にして第二走査、第三走査、第四走査を行ない、Walsh関数の1周期分に相当する駆動を完結する。次の1周期では直交信号の極性を反転して同様な組順次走査を4回繰り返し直流成分が入らない様にしている。

【0070】一方図21のタイミングチャートにおいて  $G_1$  (t) は各信号電極に印加される積和信号の電圧波形を示している。この積和信号 $G_1$  (t) は以下の式で示す様に、ドットデータ $I_{11}$ の組と直交信号 $F_1$  (t) の組の積和演算により求められる。

[0071]

【数13】

$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} \times F_{i}(t)$$

【0072】但し、この積和演算では、非選択期間における直交信号の電圧が0レベルである事から、実際には選択ラインについてのみの合計となる。従って、4ライン同時選択の場合、積和信号がとり得る電位は5レベルとなる。つまり、データ信号として積和信号に必要な電 20位レベルは(同時選択ライン数n+1)個となる。

【0073】かかる複数ライン同時駆動方式によれば、高電圧パルス間の間隔が減少し、パルス幅を小さくせずに高周波数化と同等の効果が得られる。又、高電圧パルスとパイアス電圧との電位差が減少し、ON/OFF選択比を悪化せずにパイアス電圧の増大が可能となり、フレーム応答による表示コントラストの悪化を抑制する事が可能になる。さらに、本発明においては、組毎に同時選択される走査電極のライン数を最適化してセグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を30図る様にしている。

【0074】例えば、図21に示した例において、16 本の走査電極を4本毎の組に分けて最適化を図ってい る。図21のタイミングチャートに示す様に、互いに直 交関係にある4個の直交信号を用いて組順次走査を4回 繰り返す事により1画面分の表示が行なえる。 組順次走 査を4回行なう事により、結果的に選択パルスが分散化 した事になり直交信号の電圧レベルは低く抑えられコモ ンドライバに要求される耐圧も大きくならない。 仮に2 本毎に組分けすると組順次走査を2回繰り返す事により 1サイクルが完結する。この為、選択パルスが分散され ず大きな駆動電圧が必要になる。逆に、8本毎に組分け すれば、4本毎に組分けした場合に比べ一層低電圧化が 図れる。しかしながら、この場合には逆にセグメントド ライバ側に印加される積和信号の電圧レベルが増大して しまう。前述した様に、積和信号に必要な電圧レベルの 個数は(同時選択ライン数n+1)で与えられる。n= 4の場合には5レベルが必要とされるのに対し、n=8 にすると9レベルが必要となり積和信号の高電圧化が避

26 けられず、従ってセグメントドライバに要求される耐圧 も増大してしまう。

【0075】図22は同時選択ライン数nに対するドラ イバ耐圧の依存性を示すグラフであり実測データに基い ている。この実測では全走査電極ライン数N=240の 単純マトリクス型パネルを複数ライン同時選択法により 駆動したものである。この際、同時選択ライン数nを変 化させ任意の画像表示を行なった場合における直交信号 及び積和信号の電圧レベルを実測して、セグメントドラ 10 イバ及びコモンドライバに要求される耐圧を求めたもの である。グラフから明らかな様に、コモンドライバ耐圧 は同時選択ライン数nの増加とともに減少する一方、セ グメントドライバの耐圧は同時選択ライン数nの増加と ともに上昇する。丁度、n=(Nの平方根)の関係を満 たす領域近傍で両耐圧は互いに均衡し、その値は約15 Vである。セグメントドライパ及びコモンドライバとし て共用のドライバICを用いる場合、同時選択ライン数 nを最適化する事により結果的にドライバ耐圧を最小レ ベルに抑える事が可能になる。

【0076】図23は、同じく走査電極群の全ライン数がN=400の場合におけるドライバ耐圧測定結果である。グラフから明らかな様に、コモンドライバ耐圧は同時選択ライン数nの増加とともに減少し、逆にセグメントドライバ耐圧は同時選択ライン数nの増加とともに上昇している。両耐圧はn=(Nの平方根)の近傍領域で均衡している。この時、ドライバ耐圧として約20Vが必要になる。

【0077】最後に、電圧変調を用いた複数ライン選択 法による階調表示を説明する。本発明の理解を容易にす る為、先ず階調表示の原理を述べる。以下、複数ライン 選択法において、L本を同時に選択した場合について説 明する。図24は、3ライン (L=3) を同時に選択し て駆動する場合の波形の従来例を示す。 図24において F1 (t)~F5 (t) は走査電極線に与える電圧波形 を示し、 $G_1$  (t)  $\sim G_3$  (t) は信号電極線に与える 電圧波形を示している。走査電極線の波形は、(0. 1) において完備な正規直交関数であるWalsh関数 を用い、0の場合を-Vr (V)、1の場合を+Vr (V)、非選択期間を0(V)とした。上からL本ずつ 選択し、下に向って走査し、数回の走査でWalsh関 数の1周期になり、次の1周期は極性を反転して直流成 分が入らない様にする。信号電極線の波形は、総ライン 数がN本で、任意の表示パタン I: (1は走査電極方 向、」は信号電極方向)を表示するとして、階調レベル が連続に変化して−1≤1;≤+1とすると、各信号電 極線に与えられるデータ信号は基本的に以下の式を満足 する様に求められる。

[0078]

【数14】

$$G_{j}(t) = \frac{L}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} V_{(N+1)j} F_{N+1}(t)$$

[0079] 【数15】

$$V_{(N+1)j} = (N - \sum_{m=1}^{N} i^2 m j)^{1/2}$$

【0080】上記式において、V(n+1) はN+1本目に 設けた仮想ラインのデータであり、非選択期間の走査電 極線の電圧が0 (V) である事から、実際には選択ライ ンのみの合計になり、信号電極線に加える電圧G」 (t) は (N/L-1) 回目までは、第一項だけを計算 すれば良く、又、最後のL本の選択時には第一項に加え 上記式に従って第二項を加える事になる。この複数ライ

【0081】(1)高電圧パルス間の間隔が減少し、パ れる。

ン同時選択法で得られる効果は以下の通りである。

(2) 高電圧パルスとバイアス電圧との電位差が減少 し、ON/OFF選択比を悪化せずにパイアス電圧の増 大が可能になり、フレーム応答によるコントラストの悪 化を抑制する事が可能になる。

【0082】ところで、上記式に従って仮想ライン(N +1) のデータV(x+1) を計算すると、Iii が-1~1 まで連続した値をとるので、最大はIiiが0の時で√N になる。従って、Nが大きくなるに従ってV(N+1) の値 よっては最後の複数ラインを選択した時にパルス性の高 い電圧が印加されたり、されなかったりする。実際に液 晶に印加される波形は走査電極線と信号電極線との間の 合成 $U_{ij}$  (t) =  $F_{i}$  (t)  $-G_{j}$  (t) になり図24 の $F_1$  (t)  $-G_1$  (t)、 $F_2$  (t)  $-G_2$  (t)等 の様になる。同時選択ライン数Lが√N本より小さい場\*

 $G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N} V_{(N+1)j} F_{k}(t)$ 

[0085] 【数17】

$$V_{(L+1)j} = \left(\frac{L}{\sqrt{N}} \cdot (N - \sum_{m=1}^{N} | ^{2} m j)\right)^{1/2}$$

【0086】図24に示した様に、従来の計算方法で は、信号電極線G」(t)に表示パタンによっては走査 電極線と同じくらいの高い電圧が加わってしまうが、本 発明による計算方法によれば、図25の様になり、どの 様な表示パタンであろうと信号電極線G」(t)には高 い電圧が加わらない事となる。従って実際に液晶に加わ 50 2本目に(+Vr, +Vr, -Vr, -Vr, -Vr, -Vr,

\*合、信号電極線の電圧に比べ走査電極線の電圧が高くな り合成された波形の周波数は走査電極線の波形が支配的 になる。逆に同時ライン数Lが√N本より大きい場合、 走査電極線より信号電極線の電圧が表示パタンによって は高くなり合成された波形の周波数は信号電極の波形が 支配的になる。又、液晶を駆動する場合、周波数特性が 10 あり周波数の差によって透過率の差が出てしまう。以上 の事から同時選択ライン数Lが総ライン数Nに比べ比較 的小さい場合、走査電極線の波形が支配的であるのに対 し、上記式に示される様な従来の計算では表示パタンに よっては信号電極線にパルス性の高い電圧が加わる事に より液晶への印加波形の周波数特性が変化し透過率の差 が出てしまう。

【0083】以上の点に鑑み、本発明では階調表示の場 合の積和演算方法を改良している。図25は本発明の駆 動波形の一例を示したものである。総ライン数が240 ルス幅を小さくせずに高周波数化時と同等の効果が得ら 20 本で同時選択ライン数が3本の場合において、走査電極 に前記Walsh関数を用いたものである。図25にお いてF<sub>1</sub> (t) は走査電極にかける波形で、3本ずつ選 択し液晶パネルの上から下へ順次走査していく。1本目 に (+ V r, + V r, - V r, - V r)、2本目に (+ Vr, -Vr, -Vr, +Vr)、3本目に(+Vr, - Vr, + Vr, - Vr)をセットする。仮想ラインに t(+Vr, +Vr, +Vr, +Vr) t(+Vr, +Vr)一方信号電極線に印加されるデータ信号G」(t)は以 下の数式によって計算される。表示パタンを図の様に走 も大きくなってしまい信号電極線の波形が表示パタンに 30 査線1本目に-1、2本目に-1/2、3本目に0とし  $TF_4$  (t)以降の非選択期間のパタンを、-1, 0, 1/2として計算すると夫々、G1 (t), G2 (t), G<sub>3</sub> (t)となる。 [0084]

【数16】

$$(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{(N+1)j} F_k (t)$$

40 る波形は、図25のU11(t), U22(t), U 33 (t) の様になり、どの様な表示パタンであっても似 た様な波形になる。

【0087】図26は総ライン数が240本で同時選択 ライン数が7本の場合において、走査電極に前記Wal sh関数を用いたものである。図26においてFi

(t) は走査電極にかける波形で、7本ずつ選択し液晶 パネルの上から下へ順次走査していく。

[0088] 1本目に (+Vr, +Vr, +Vr, +V r, -Vr, -Vr, -Vr, -Vr)

-Vr, +Vr, +Vr) 3本目に (+Vr, +Vr, -Vr, -Vr, +Vr, +Vr, -Vr, -Vr)4本目に(+Vr, -Vr, -Vr, +Vr, +Vr, -Vr. -Vr. +Vr5本目に (+Vr, -Vr, -Vr, +Vr, -Vr, +Vr, +Vr, -Vr) 6本目に (+ V r, - V r, + V r, - V r, - V r, +Vr, -Vr, +Vr)-Vr, +Vr, -Vr) 仮想ラインに、(+Vr, +Vr, +Vr, +Vr, +Vr, +Vr, +Vr, +Vrとセットする。

【0089】信号電極線に印加されるデータ信号G」 (t) は、上記式によって計算される。表示パタンを図 の様に、走査線1本目に-1、2本目に-1/2、3本 目に-1/4、4本目に0、5本目に1/4、6本目に\* \*1/2、7本目に1とし、F((t)以降の非選択期間 のパタンを、-1, -1/2, 0として計算すると夫 々、G1 (t), G2 (t), G1 (t) となる。この 場合も3本同時選択同様、各画素への印加波形は図中U 11(t)の様になり、表示パタンによる波形の違いを極

30

【0090】又、複数本選択する毎に仮想ラインを設け る際、N+1本目に集中していた実効値をL本選択毎に 計算して波形全体に分散させる事により信号電極線にパ 7本目に(+ V r,- V r,+ V r + V 合には、V11のデータを以下の数式18に従って計算 し、信号電極線に印加されるデータ信号G」(t)は以 下の数式19に従って計算する。つまり複数本選択毎に 仮想データであるVijを計算して加える事により信号電 極線の電圧が決まる。この時Ⅴ」は最大値で√Lになり 高い電圧は加わらない事となる。

> [0091] 【数18】

力抑える事ができる。

$$V_{kj} = (L - \sum_{m=1}^{N} | ^{2} (k * L + m)_{j})^{1/2}$$
  $k = i / L$ 

[0092]

※ ※ [数19]
$$G_{j}(t) = \frac{1}{\sqrt{N}} \sum_{i=1}^{N} I_{ij} F_{i}(t) + \frac{1}{\sqrt{N}} \sum_{k=1}^{N/L} V_{kj} F_{k}(t)$$

【0093】従来の複数ライン選択法で階調表示をした 場合、表示パタンによっては透過率の差が出るが、本発 明では仮想ラインデータを複数本選択毎に分散させて印 加する事により、実際に液晶に印加される波形は表示パ タンに関係なく走査電極線の周波数が支配的になり、画 30 い。 面内が均一になる。

【0094】以上説明した様に、複数本選択毎に仮想デ★

に様に、複数本選択毎に仮想デ★ 【数20】
$$G_{j} (t) = \frac{1}{\sqrt{N}} \sum_{i,j}^{N} I_{ij}F_{i} (t) + \frac{1}{\sqrt{N}} \sum_{i=1}^{N/L} V_{(k-A),j}F_{k} (t)$$

【0096】1回又は数回前に選択された時点でメモリ より読み出されたし本のデータから仮想データV」の計 算をする事により駆動回路において演算時間を長くとれ て簡素化できる。信号電極線に印加される電圧G」

(t) を計算する場合、パネルの画素数を240×32 40 0×3 (RGB) として、フレーム周波数が60Hzの 時、1画素当たり72nsとなる。従って演算結果をため ておくバッファメモリを持たずに信号電圧G」(t)を 演算しながら直接ドライバICへ供給すると、4画素単 位で計算して288ns、8画素単位で576nsで演算が 終了する必要がある。ここでデータメモリからの読み出 し、及び演算時間等を考えると、回路を高速化するか、 演算回路を複数用意して同時に計算する必要がある。本 発明による仮想データVijの計算方法によれば、1回前

てLからの減算を1回前の選択時に演算して、平方根の 演算を今回の選択時に演算する事ができ、時間的に余裕 ができる。従って同時に演算する画素数を減らす事がで き、駆動回路の簡素化ができる。

★一夕であるV」。を計算して加える事により信号電極線の 電圧が決まる。この時加えられるVijは選択されている

L本のデータではなく、次の数式20に示す様に1回又 は数回前に選択されたL本のデータにより計算しても良

[0097]

【発明の効果】以上説明した様に、本発明によれば、単 純マトリクス型液晶パネルの駆動回路に直交信号発生手 段を設け、互いに直交関係にある複数の直交信号を発生 している。さらに、これを逐次適当な組み合わせパタン でコモンドライバに供給し、この組み合わせパタンに応 じて走査電極群を所定の組順次で選択駆動する様にして いる。この為、実用的且つ効率的な回路構成で単純マト リクス型液晶パネルの複数ライン同時駆動が可能になる という効果がある。直交信号の適当な組み合わせパタン に選択した時のデータを用いる事ができ、111を2乗し 50 を固定としこれを繰り返し供給しても良いが、場合によ

--534--

っては組順次駆動毎に横ずらしした組み合わせパタン や、サイクル毎に縦ずらしした組み合わせパタンを採用 する事もできる。本発明にかかる直交信号発生手段は直 交関係を保持したまま種々多様な組み合わせパタンを作 成でき、フレーム応答の抑制やコントラストの改善に極 めて効果的である。

【0098】又、本発明によれば、直交信号の組を逐次 コモンドライバに供給し走査電極群を所定のライン数毎 に組順次で選択駆動するとともに、ドットデータの組と 直交信号の組の積和演算により得られた積和信号をセグ 10 すタイミングチャートである。 メントドライバに供給し組順次走査に同期して信号電極 群を駆動する複数ライン同時駆動方法において、組毎に 同時選択される走査電極のライン数を最適化する事によ り、セグメントドライバの耐圧とコモンドライバの耐圧 との間の均衡を図る事ができるという効果がある。

【0099】さらに本発明による横ずらし駆動方法によ れば、全〇Nパタンの場合においても、液晶セルの光の 透過率がフレーム走査の周期に応じて低下する事がな く、安定して高いレベルを維持する事ができる。又、従 来例の様な全〇Nパタンに見られる透過率の揺れがなく 20 性を示すグラフである。 なり、任意パタン時の光学応答と同様になる。従って表 示パタンによるコントラストの差がなくなり、フレーム 応答も減少する。さらに本発明による縦ずらし駆動方法 によれば、走査電極線にかかる波形パタンの周波数の差 によって発生する横方向の縞模様のむらがなくなり、均 一な画面が得られる。加えて本発明による階調駆動方法 によれば、信号電極線の波形に関し表示パタンによって 出るパルス性の高い電圧がなくなり、液晶に印加される 波形は表示パタンに関係なく走査電極線の周波数が支配 的になり、画面内が均一になる。この際、信号電圧G」

(t)の計算に必要な仮想データVijの計算を1回又は 数回前の選択時より始める事ができ、データメモリから の読み出し、演算等を何回かの選択時間に分割して行な う事ができ、駆動回路を簡素化、小型化できる。

### 【図面の簡単な説明】

【図1】本発明にかかる液晶表示装置の基本的な構成を 示すプロック図である。

【図2】複数ライン同時駆動の実施例を示すタイミング チャートである。

【図3】直交関数の一例であるWalsh関数を示す波 40 形図である。

【図4】液晶パネルの行選択時間に対するコントラスト 比の依存性を示すグラフである。

【図5】図1に示した液晶表示装置駆動回路の具体的な 構成例を示す回路図である。

【図6】図5に示した駆動回路に含まれるメモリユニッ トの構成例を示す回路図である。

【図7】同じく図5に示した駆動回路に含まれるWal s h 関数発生回路の構成例を示す回路図である。

【図8】同じく図5に示した駆動回路に含まれる演算器 50 21 シリアル/パラレル変換回路

ユニットの構成例を示す回路図である。

【図9】単純マトリクス型液晶パネルの光学応答を示す グラフである。

32

【図10】 横ずらし方式に基く複数ライン同時駆動を示 すタイミングチャートである。

【図11】液晶パネルの光学応答を示すグラフである。

【図12】横ずらし駆動に好適なWalsh関数発生回 路の構成例を示す回路図である。

【図13】縦ずらし方式に基く複数ライン同時駆動を示

【図14】縦ずらし駆動に好適なWalsh関数発生回 路の構成例を示す回路図である。

【図15】従来の単純マトリクス型液晶表示装置の光学 応答を示すグラフである。

【図16】同じく従来の単純マトリクス型液晶表示装置 の光学応答を示すグラフである。

【図17】同じく従来の単純マトリクス型液晶表示装置 の光学応答を示すグラフである。

【図18】単純マトリクス型液晶表示装置の周波数依存

【図19】 縦ずらし方式に基く複数ライン同時駆動の他 の例を示すタイミングチャートである。

【図20】縦ずらし方式に基く複数ライン同時駆動の別 の例を示すタイミングチャートである。

【図21】本発明にかかる複数ライン同時駆動方法の選 択ライン本数最適化説明図である。

【図22】ドライバ耐圧と同時選択ライン数との関係を 示すグラフである。

【図23】同じくドライバ耐圧と同時選択ライン数との 30 関係を示すグラフである。

【図24】従来のパルス電圧変調による階調表示方法を 示すタイミングチャートである。

【図25】本発明にかかるパルス電圧変調を用いた階調 表示方法を示すタイミングチャートである。

【図26】同じく本発明にかかるパルス電圧変調を用い た階調表示方法の他の例を示すタイミングチャートであ

### 【符号の説明】

- マトリクスパネル 1
- 2 コモンドライバ
- セグメントドライバ 3
- 4 走査電極群
- 信号電極群 5
- 6 フレームメモリ
- 7 直交信号発生手段
- 積和演算手段 8
- 同期手段
- 10 R/Wアドレス手段
- 11 駆動制御手段


33

32 駆動信号発生回路


22 メモリユニット 33 レベル変換回路 23 メモリユニット 34 演算器ユニット 24 メモリユニット 35 演算器ユニット 25 メモリユニット 36 演算器ユニット 37 演算器ユニット 26 書き込みタイミング発生回路 27 書き込みアドレス発生回路 38 演算器ユニット 28 読み出しアドレス発生回路 39 演算器ユニット 29 アドレス切換回路 40 演算器ユニット 30 読み出しタイミング発生回路 41 演算器ユニット 31 Walsh関数発生回路 10 42 8/4変換回路


【図1】

(18)




【図2】








【図5】

# (A)













【図8】




【図10】











【図13】














【図19】




【図20】




【図21】












【図24】



【図25】



【図26】



### フロントページの続き

(31)優先権主張番号 特願平5-64425 (31)優先権主張番号 特願平5-157450 平 5 (1993) 3 月23日 (32)優先日 平5 (1993) 6月28日 (32)優先日 (33)優先権主張国 日本(JP) (33)優先権主張国 日本 (JP) (31)優先権主張番号 特願平5-157449 (31)優先権主張番号 特願平5-157451 (32)優先日 平5 (1993) 6月28日 (32)優先日 平 5 (1993) 6 月28日 (33)優先権主張国 日本 (JP) (33)優先権主張国 日本 (JP)

(72)発明者 山本 修平 東京都江東区亀戸6丁目31番1号 セイコ 一電子工業株式会社内